一种隧穿场效应晶体管,栅堆叠和衬底之间具有交界线,其源区的侧壁经阻挡层接于衬底,且至少靠近栅堆叠的部分所述阻挡层与所述交界线之间的夹角小于90°。还提供了一种隧穿场效应晶体管的制造方法。均利于增加导通电流。
1.一种隧穿场效应晶体管,包括,栅堆叠,所述栅堆叠形成于衬底上,所述栅堆叠和所述衬底之间具有交界线;源区,所述源区嵌于所述衬底中且位于所述栅堆叠一侧,所述源区包含侧壁和底壁;其特征在于:阻挡层,保形地位于所述侧壁和部分所述底壁上;所述侧壁经所述阻挡层接于所述衬底,且至少靠近所述栅堆叠的部分所述阻挡层与所述交界线之间的夹角小于90°。
2.根据权利要求1所述的隧穿场效应晶体管,其特征在于:在靠近所述栅堆叠的部分所述阻挡层与所述交界线之间的夹角小于90°时,远离所述栅堆叠的部分所述阻挡层与所述交界线之间的夹角大于90°。
3.根据权利要求2所述的隧穿场效应晶体管,其特征在于:靠近所述栅堆叠的部分所述阻挡层与远离所述栅堆叠的部分所述阻挡层相交。
4.根据权利要求1所述的隧穿场效应晶体管,其特征在于:所述阻挡层的厚度小于50埃。
5.根据权利要求1所述的隧穿场效应晶体管,其特征在于:所述衬底为硅时,所述阻挡层的材料为氧化硅、氮氧化硅、高介电常数材料组成的群组中的一种或多种。
6.一种隧穿场效应晶体管的制造方法,包括:在衬底上形成栅堆叠并确定源区区域,所述栅堆叠和所述衬底之间形成交界线;在所述源区区域中以各向异性工艺去除部分深度的所述衬底,以形成第一沟槽;以各向同性工艺刻蚀所述第一沟槽,以形成第二沟槽,所述第二沟槽包括侧壁和底壁;在所述侧壁和所述底壁上保形地形成阻挡层,所述侧壁经所述阻挡层接于所述衬底,且至少靠近所述栅堆叠的部分所述阻挡层与所述交界线之间的夹角小于90°;在所述底壁上形成源区,所述源区填充所述第二沟槽。
7.根据权利要求6所述的方法,其特征在于,在所述侧壁和所述底壁上保形地形成阻挡层的步骤包括:采用热氧化工艺形成阻挡层,所述阻挡层保形地形成于所述侧壁和所述底壁上;去除形成于所述底壁的所述阻挡层。
8.根据权利要求7所述的方法,其特征在于:以各向异性工艺去除覆盖所述底壁的所述阻挡层。
9.根据权利要求6所述的方法,其特征在于:所述阻挡层的厚度小于50埃。
10.根据权利要求6所述的方法,其特征在于:所述衬底为硅时,所述阻挡层的材料为氧化硅、氮氧化硅、高介电常数材料组成的群组中的一种或多种。技术领域
本发明涉及半导体制造技术领域,特别地,涉及一种隧穿场效应晶体管及其制造方法。
背景技术
隧穿场效应晶体管(Tunnelxa0FET,简称TFET)是一种新型的晶体管,与传统的MOSFET相比,具有关断电流小、亚阈值摆幅小等优点,但是,隧穿场效应晶体管也有一个显著的缺点:导通电流较小。因此,需要进一步提高隧穿场效应晶体管的导通电流。
发明内容
本发明提供了一种隧穿场效应晶体管及其制造方法,通过使源区的侧壁经阻挡层接于衬底并改变所述阻挡层的形貌,利于减少隧穿场效应晶体管中载流子隧穿的势垒宽度,利于进一步提高隧穿场效应晶体管的导通电流。本发明提供一种隧穿场效应晶体管,包括,栅堆叠,所述栅堆叠形成于衬底上,所述栅堆叠和所述衬底之间具有交界线;源区,所述源区嵌于所述衬底中且位于所述栅堆叠一侧,所述源区包含侧壁和底壁;其中:阻挡层,保形地位于所述侧壁和部分所述底壁上;所述侧壁经所述阻挡层接于所述衬底,且至少靠近所述栅堆叠的部分所述阻挡层与所述交界线之间的夹角小于90°。本发明还提供一种隧穿场效应晶体管的制造方法,包括:在衬底上形成栅堆叠并确定源区区域,所述栅堆叠和所述衬底之间形成交界线;在所述源区区域中以各向异性工艺去除部分深度的所述衬底,以形成第一沟槽;以各向同性工艺刻蚀所述第一沟槽,以形成第二沟槽,所述第二沟槽包括侧壁和底壁;在所述侧壁和所述底壁上保形地形成阻挡层,所述侧壁经所述阻挡层接于所述衬底,且至少靠近所述栅堆叠的部分所述阻挡层与所述交界线之间的夹角小于90°;在所述底壁上形成源区,所述源区填充所述第二沟槽。与现有技术相比,采用本发明提供的技术方案具有如下优点:在隧穿场效应晶体管的源区的侧壁形成阻挡层,并且通过改变所述阻挡层的形貌,如:栅堆叠和衬底之间具有交界线,至少使靠近栅堆叠的部分所述阻挡层与所述交界线之间的夹角小于90°,而减少隧穿场效应晶体管中载流子隧穿的势垒宽度,进而利于提高隧穿场效应晶体管的导通电流,同时,还利于减小隧穿场效应晶体管的关态电流和亚阈值摆幅(SS)。
附图说明
图1为隧穿场效应晶体管第一实施例的结构示意图;图2为隧穿场效应晶体管第二实施例的结构示意图;图3为隧穿场效应晶体管第三实施例的结构示意图;图4为隧穿场效应晶体管的制造方法实施例中形成栅堆叠后的结构示意图;图5为隧穿场效应晶体管的制造方法实施例中确定源区区域后的结构示意图;图6为隧穿场效应晶体管的制造方法实施例中形成第一沟槽后的结构示意图;图7为隧穿场效应晶体管的制造方法的一个实施例中形成第二沟槽后的结构示意图;图8为隧穿场效应晶体管的制造方法的另一个实施例中形成第二沟槽后的结构示意图;图9至图10为隧穿场效应晶体管的制造方法的一个实施例中形成阻挡层后的结构示意图;图11为隧穿场效应晶体管的制造方法的一个实施例中形成源区后的结构示意图。
具体实施方式
以下,通过附图中示出的具体实施例来描述本发明。但是应该理解,这些描述只是示例性的,而并非要限制本发明的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本发明的概念。在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的,其中为了清楚的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。作为本发明提供的隧穿场效应晶体管的第一实施例,参见图1。所述隧穿场效应晶体管包括:栅堆叠,所述栅堆叠形成于衬底100上,所述栅堆叠和所述衬底100之间具有交界线;源区140,所述源区140嵌于所述衬底100中且位于所述栅堆叠一侧,所述源区140包含侧壁142和底壁144;其中,所述侧壁142经阻挡层200接于所述衬底100,且所述阻挡层200与所述交界线之间的夹角小于90°。作为本发明提供的隧穿场效应晶体管的第二实施例,参见图2。所述隧穿场效应晶体管包括:栅堆叠,所述栅堆叠形成于衬底100上,所述栅堆叠和所述衬底100之间具有交界线;源区160,所述源区160嵌于所述衬底100中且位于所述栅堆叠一侧,所述源区160包含侧壁162、164、166和底壁168;其中,所述侧壁162、164、166经阻挡层接于所述衬底100,且在靠近所述栅堆叠的部分所述阻挡层202与所述交界线之间的夹角小于90°时,远离所述栅堆叠的部分所述阻挡层206与所述交界线之间的夹角大于90°。此时,位于所述阻挡层中202和206之间的部分记为204。作为本发明提供的隧穿场效应晶体管的第三实施例,参见图3。所述隧穿场效应晶体管包括:栅堆叠,所述栅堆叠形成于衬底100上,所述栅堆叠和所述衬底100之间具有交界线;源区180,所述源区180嵌于所述衬底100中且位于所述栅堆叠一侧,所述源区180包含侧壁182、184和底壁186;其中,所述侧壁182、184经阻挡层接于所述衬底100,且在靠近所述栅堆叠的部分所述阻挡层302与所述交界线之间的夹角小于90°时,远离所述栅堆叠的部分所述阻挡层304与所述交界线之间的夹角大于90°,且靠近所述栅堆叠的部分所述阻挡层302与远离所述栅堆叠的部分所述阻挡层304相交。在上述各实施例中,所述衬底100已经历处理操作,所述处理操作包括预清洗及形成阱区,在本实施例中,所述衬底100为硅衬底,在其他实施例中,所述衬底100还可以包括其他化合物半导体,如碳化硅、砷化镓、砷化铟或磷化铟;此外,所述衬底100优选地包括外延层;所述衬底100也可以包括绝缘体上硅(SOI)结构。所述栅堆叠包括形成于所述衬底100上的栅介质层102、形成于所述栅介质层102上的栅极104,以及,环绕所述栅介质层102和所述栅极104的侧墙106。其中,所述栅极104可采用先栅工艺(gatexa0first)或后栅工艺(gatexa0last)形成,采用先栅工艺形成所述栅极104时,所述栅极104可为堆叠的金属栅;采用后栅工艺形成所述栅极104时,所述栅极104可为替代栅(在后续形成源区和漏区及层间介质层后去除所述替代栅形成金属栅)。所述栅介质层102可以选用铪基材料(为高介电常数材料中的一类),如HfO₂、HfSiO、HfSiON、HfTaO、HfTiO或HfZrO中的一种或其组合,也可以选用其他高介电常数材料,如Al₂O₃、La₂O₃、ZrO₂或LaAlO中的一种或其组合,或者选用所述其他高介电常数材料与所述铪基材料的组合。所述侧墙106可以包括氮化硅、氧化硅、氮氧化硅或碳化硅中的一种或其组合。所述侧墙106可以具有多层结构。在所述栅堆叠上还可形成帽层108。在上述各实施例中,所述隧穿场效应晶体管还包括漏区120。在所述衬底100中包含Si时,对于PMOS器件,所述源区140、160、180和所述漏区120可为Si_1-XGe_X,X的取值范围可为0.1~0.7,可以根据工艺需要灵活调节,如0.2、0.3、0.4、0.5或0.6;对于NMOS器件,所述源区140、160、180和所述漏区120可为Si∶C,C的原子数百分比可以为0.2%~2%,如0.5%、1%或1.5%,C的含量可以根据工艺需要灵活调节。需说明的是,所述源区140、160、180和所述漏区120中的半导体材料通常是已完成离子掺杂的半导体材料,此时,所述源区140、160、180和所述漏区120中的掺杂类型不同,如,所述源区140、160、180中为N型掺杂时,所述漏区120中可以是P型掺杂。在其他实施例中,所述源区140、160、180也可以为金属,所述金属的性质接近于与所述漏区120掺杂类型相反的半导体材料的性质,具体地,如,所述金属的费米能级与选作所述源区140、160、180的半导体材料的费米能级相接近。例如,本实施例中,所述金属可以包括Ni、Ti等。此外,在其他实施例中,所述底壁144、168、186中接于所述侧壁142、166、184的部分也可经阻挡层200、208、306接于所述衬底100。特别地,各所述阻挡层的厚度可小于50埃。可选地,所述衬底100为硅时,各所述阻挡层的材料为氧化硅、氮氧化硅、高介电常数材料(具体的选取范围与前面描述的相同,不再赘述)组成的群组中的一种或多种。本发明还提供了一种隧穿场效应晶体管的形成方法,包括:首先,如图4所示,在衬底100上形成栅堆叠,所述栅堆叠和所述衬底100之间形成交界线;随后,确定源区区域;实践中,如图5所示,可在利用掩膜层110覆盖所述衬底100后,暴露所述源区区域;在此步骤之前,也可预先形成漏区120(如本实施例);在其他实施例中,也可以在形成源区后再形成漏区120。再后,如图6所示,在所述源区区域中以各向异性工艺去除部分深度的所述衬底100,以形成第一沟槽130。具体地,可采用干法刻蚀工艺去除部分深度的所述衬底100,此时,所述第一沟槽130内凹至作为掩膜的侧墙106之下,因为即使采用各向异性工艺,也会产生一定程度的侧蚀。然后,如图7和图8所示,以各向同性工艺刻蚀所述第一沟槽130,以形成第二沟槽132、134,所述第二沟槽132、134包括侧壁和底壁。本文件内,所述各向同性工艺泛指对定向性要求不高的刻蚀工艺,并不特指在各个方向上获得相同的刻蚀效果,如,所述各向同性工艺可以为干法刻蚀工艺或湿法刻蚀工艺,以使所述第一沟槽130的侧壁继续内凹,但由于采用同一刻蚀剂刻蚀同一材料时,在该材料的不同晶向中,刻蚀速率不同,导致经历所述各向同性工艺刻蚀所述第一沟槽130暴露的衬底100时,获得如图7和图8所示的侧壁。其中,通过控制所述各向同性工艺所持续的时间或刻蚀剂的种类、剂量等其他工艺参数可先获得如图7所示的结构,继续所述各向同性刻蚀操作,可获得如图8所示的结构。随后,在所述侧壁上形成阻挡层。具体地,在所述侧壁上形成阻挡层的步骤可包括:首先,如图9所示,采用热氧化工艺形成钝化层150(在其他实施例中,也可以淀积所述阻挡层,所述阻挡层可为业内惯用的任何介质层材料,如掺杂或未掺杂的氧化硅或氮化硅中的一种或其组合),所述钝化层150形成于所述侧壁和所述底壁上,在所述衬底100为硅时,所述钝化层150可为氧化硅、氮氧化硅、高介电常数材料组成的群组中的一种或多种;然后,如图10所示,去除形成于所述底壁的所述钝化层150,此时,残留在所述侧壁上的所述钝化层150即作为所述阻挡层。可采用各向异性工艺去除覆盖所述底壁的所述钝化层150。优选地,所述阻挡层的厚度可小于50埃。再后,如图11所示,在所述底壁上形成源区170(即为隧穿场效应晶体管实施例中的140、160、180,只为标示方便),所述源区170填充所述第二沟槽132、134。可以外延生长工艺形成所述源区170,在形成所述源区170之前,可预先去除所述掩膜层110。其中,隧穿场效应晶体管的形成方法实施例中,涉及的各结构的材料及组成均与隧穿场效应晶体管实施例中描述的相同,不再赘述。在其他实施例中,也可以通过沉积金属来形成所述源区170。所述金属与隧穿场效应晶体管实施例中描述的相同,不再赘述。在以上的描述中,对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解,可以通过现有技术中的各种手段,来形成所需形状的层、区域等。另外,为了形成同一结构,本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。以上参照本发明的实施例对本发明予以了说明。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围,本领域技术人员可以做出多种替换和修改,这些替换和修改都应落在本发明的范围之内。